Biblioteca122.739 documentos en línea

Artículo

An Optimization Mechanism Intended for Static Power Reduction Using Dual-VthTechniqueMecanismo de optimización para reducir la potencia estática mediante la técnica Dual-Vth

Resumen

La reducción del consumo de energía es un reto hoy en día. Se han propuesto técnicas para la minimización de la potencia dinámica y estática, pero la mayoría de ellas requieren mucho tiempo. Este trabajo propone un algoritmo para reducir la potencia estática, que puede insertarse perfectamente en el flujo de diseño convencional para sistemas integrados considerando un entorno de código abierto (open access infrastructure). El enfoque propuesto, basado en una técnica Dual-Threshold, sustituye parte de las celdas del circuito por celdas con un voltaje umbral más alto sin que se produzcan violaciones de temporización en el circuito. La decisión de sustituir una célula se basa en estimaciones de temporización del modelado del circuito con la sustitución de la célula, antes de que se sustituya realmente. El hecho de que sólo se sustituyan algunas celdas en cada iteración se traduce en una reducción del tiempo de ejecución del algoritmo. Además, los resultados mostraron una reducción de la potencia estática de hasta el 39,28%, al aplicar el enfoque propuesto en los circuitos de referencia ISCAS85.

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento