Resumen

Proponemos una solución de verificación basada en el conjunto característico del método de Wus hacia la verificación de afirmaciones SystemVerilog sobre sistemas de circuitos digitales. Definimos un subconjunto adecuado de SVAs para que se pueda aplicar un mecanismo eficiente de modelado polinómico tanto para las descripciones de circuitos como para las afirmaciones. Presentamos un marco algorítmico basado en las representaciones algebraicas usando el conjunto característico del sistema polinómico. Este enfoque algebraico simbólico es un complemento útil a los métodos de verificación existentes basados en la simulación.

• Materias:Modelado matemático Modelo de red neuronal Tasa de convergencia Aritmética Ondículas libres
• Subjects:Mathematical modeling Neural network model Convergence rate Arithmetic Free wavelets
• Palabras claves:Verificación; Solución; SystemVerilog; Verificación de afirmaciones; Sistemas de circuitos digitales; Modelado polinómico
• Keywords:Verification; Solution; SystemVerilog; Assertion checking; Digital circuit systems; Polynomial modeling