Resumen

La capacidad de mapear instrucciones que se ejecutan en un microprocesador a una unidad de procesamiento reconfigurable (RPU), actuando como coprocesador, permite la aceleración en tiempo de ejecución de aplicaciones y garantiza la portabilidad del código y posiblemente del rendimiento. En este trabajo, nos enfocamos en el mapeo de trazas de instrucciones basadas en bucles (llamadas Megabloques) a RPUs. El enfoque propuesto considera etapas de particionamiento y mapeo fuera de línea sin ignorar su futura aplicabilidad en tiempo de ejecución. Presentamos una cadena de herramientas que extrae automáticamente bucles específicos basados en trazas, llamados Megabloques, de trazas de instrucciones de MicroBlaze y genera un RPU para ejecutar esos bucles. Nuestra infraestructura de hardware es capaz de trasladar la ejecución de bucles del microprocesador al RPU de manera transparente, en tiempo de ejecución, y sin cambiar los binarios ejecutables. La cadena de herramientas y el sistema están completamente operativos

• Materias:Modelado de rendimiento Bucles de instrucciones Análisis de algoritmos Optimización de frecuencia Arquitectura de Sistemas
• Subjects:Performance modeling Instruction loops Algorithm analysis Frequency optimization System architecture
• Palabras claves:Instrucciones de mapeo; Unidad de procesamiento reconfigurable; Aceleración en tiempo de ejecución; Trazas de instrucciones basadas en bucles; Megabloques; Implementaciones en FPGA
• Keywords:Mapping instructions; Reconfigurable processing unit; Runtime acceleration; Loop-based instruction traces; Megablocks; FPGA implementations