Resumen

Las matrices de compuertas programables en campo (FPGAs, por sus siglas en inglés) ofrecen una tecnología prometedora que puede mejorar el rendimiento de muchas aplicaciones de computación de alto rendimiento y embebidas. Sin embargo, a diferencia de las herramientas de diseño de software, el estado relativamente inmaduro de las herramientas de FPGA limita significativamente la productividad y, consecuentemente, impide la adopción generalizada de la tecnología. Por ejemplo, el proceso de diseño-traducción-ejecución (DTE) a menudo debe iterarse para cumplir con los requisitos de la aplicación. Trabajos anteriores han permitido la exploración del espacio de diseño basada en modelos para reducir las iteraciones de DTE, pero están limitados por la falta de una predicción precisa basada en modelos de parámetros clave de diseño, siendo el más importante de ellos la frecuencia de reloj. En este documento, presentamos una metodología de modelado y diseño a nivel de núcleo (CMD) que permite el modelado de aplicaciones de FPGA a un nivel abstracto y, al mismo tiempo, produce

• Materias:Memoria multipuerto Algoritmos genéticos Clasificación de paquetes Recuperación de fallas Predicción de frecuencia
• Subjects:Multiport memory Genetic algorithms Packet classification Fault recovery Frequency prediction
• Palabras claves:Arreglos de compuertas programables en campo; Herramientas de FPGA; Exploración del espacio de diseño; Frecuencia de reloj; Utilización de recursos; Latencia
• Keywords:Field-programmable gate arrays; FPGA tools; Design-space exploration; Clock frequency; Resource utilization; Latency