Resumen

A medida que los sistemas embebidos basados en System-on-Chip (SoC) se han convertido en un estándar de la industria, su complejidad de diseño general ha aumentado exponencialmente en los últimos años, lo que ha hecho necesario la introducción de nuevas metodologías y herramientas continuas para manejar los aspectos de codesign del SoC. Este artículo presenta una novedosa metodología de codesign de SoC basada en Ingeniería Dirigida por Modelos y el estándar de Modelado y Análisis de Sistemas en Tiempo Real y Embebidos (MARTE), lo que nos permite elevar los niveles de abstracción y modelar arquitecturas reconfigurables de grano fino como las FPGA. Las extensiones de esta metodología nos han permitido integrar nuevas características como la Reconfiguración Dinámica Parcial soportada por las FPGA modernas. El objetivo general es llevar a cabo el modelado del sistema a un nivel de abstracción alto expresado en un lenguaje gráfico como el Lenguaje Unificado de Modelado (UML) y posteriormente, mediante la transformación

• Materias:Elementos lógicos Sistema de archivos Multinúcleo heterogéneo Flexibilidad del montium Gestión de memoria
• Subjects:Logic elements File system Heterogeneous multicore Montium flexibility Memory management
• Palabras claves:Sistema en un chip; Sistemas integrados; Metodología de co-diseño; Ingeniería dirigida por modelos; Estándar MARTE; Síntesis de FPGA
• Keywords:System-on-chip; Embedded systems; Co-design methodology; Model-driven engineering; MARTE standard; FPGA synthesis