Biblioteca122.739 documentos en línea

Artículo

Task-Level Data Model for Hardware Synthesis Based on Concurrent CollectionsModelo de datos a nivel de tarea para síntesis de hardware basada en colecciones concurrentes

Resumen

La complejidad cada vez mayor del diseño de los sistemas digitales modernos hace necesario desarrollar metodologías de nivel de sistema electrónico (ESL) con automatización y optimización en el nivel de abstracción superior. El modo en que se modela la concurrencia en la especificación de la aplicación desempeña un papel importante en los marcos de diseño ESL. Los modelos de especificación concurrente más avanzados no son adecuados para modelar el comportamiento concurrente a nivel de tarea para el flujo de diseño de síntesis de hardware. Basándonos en el modelo de colección concurrente (CnC), que proporciona la máxima libertad de reprogramación de tareas, proponemos el modelo de datos a nivel de tarea (TLDM), dirigido a la optimización a nivel de tarea en la síntesis de hardware para aplicaciones de procesamiento de datos. Los modelos poliédricos se integran en TLDM para la expresión concisa de instancias de tareas, accesos a matrices y dependencias. Se muestran ejemplos para ilustrar las ventajas de nuestra especificación TLDM en comparación con otras especificaciones de concurrencia ampliamente utilizadas.

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento