Resumen

Introducción: Este artículo presenta el modelo de un multiplicador en campos finito GF que estudia la arquitectura generalizada del componente LFSR (registros de desplazamiento con realimentación lineal), con el propósito de generar una descripción concurrente, aplicando conceptos de análisis estructural, descripción de componentes parametrizados y tratamiento matemático de señales. Método: El diseño se realizó tabulando los términos en función de las variables tiempo y posición en el circuito, del componente de reducción modular, con lo que se creó una matriz de operaciones combinacionales. Este modelo fue descrito en VHDL, para las pruebas de comportamiento y optimización del hardware. Resultados: La investigación permitió establecer las ecuaciones para la implementación del modelo en VHDL, en su expresión genérica con el operador “concatenación”. Para la configuración de hardware se estimó el consumo de recursos en hardware, a nivel de operadores lógicos y se obtuvo una propuesta eficiente. Así mismo, se obtuvo un 7,89% de ahorro del consumo de potencia asociada a la señal en el diseño del multiplicador, con la técnica de optimización propuesta. Conclusiones: El modelo desarrollado simplifica la descripción de circuitos paralelos, de alta eficiencia desde un enfoque de modelado matemático para descripción de hardware. El método propuesto muestra sus aportes en materia de optimización en el modelado eficiente de sistemas lógicos avanzados, el cual puede ser extrapolado a componentes más complejos.

INTRODUCCIÓN

El estudio del codificador RS [1] para una implementación eficiente descubrió que utilizan la aritmética de campo finito GF (2^m) de Galois para producir resultados de longitud fija y que sus operaciones pueden implementarse con circuitos relativamente sencillos [2]. Algunas de estas operaciones son más complejas, lo que llevó a los investigadores a centrarse en la optimización de los algoritmos de multiplicación [3]. Hay que tener en cuenta que la eficiencia computacional de las operaciones aritméticas en campos finitos está estrechamente relacionada con la forma particular en que se presentan los elementos del campo [4]. Por ello, hemos detectado la necesidad de estudiar alternativas de solución para la implementación de las operaciones aritméticas de GF (2^m) basadas en los fundamentos matemáticos de los campos finitos.

Los Campos Finitos de Galois constituyen un área específica de las matemáticas desarrollada por E. Galois. El campo está especificado por un elemento primo p (base del campo) y un entero positivo m, la longitud del elemento del campo p^m corresponde al número de elementos del campo, y las operaciones aritméticas sobre el campo finito dan como resultado un elemento que pertenece a él [5]. Estas propiedades se utilizan en aplicaciones de codificación, decodificación Reed-Solomon [6] y criptografía.

• Materias:Ingeniería electrónica Circuitos eléctricos
• Subjects:Electronic engineering Electric circuits
• Palabras claves:Modelo VHDL, Multiplicador en campos finitos, Optimización circuital
• Keywords:VHDL model, Finite fields multiplier, Circuital optimization