Resumen

Las arquitecturas reconfigurables masivamente paralelas, que ofrecen un gran paralelismo junto con la capacidad de someterse a reconfiguración en tiempo de ejecución, están ganando atención para cumplir con las crecientes demandas computacionales de los sistemas embebidos de alto rendimiento. Proponemos que el lenguaje se utilice para la programación de la categoría de arquitecturas reconfigurables masivamente paralelas. Las propiedades destacadas del lenguaje son la concurrencia explícita con mecanismos integrados para la comunicación entre procesadores, la capacidad para expresar el paralelismo dinámico, el soporte para la expresión de reconfiguraciones dinámicas y atributos de ubicación. Para evaluar el enfoque de programación, se amplió un marco de compilador para admitir las extensiones del lenguaje en el lenguaje y se desarrolló un backend para apuntar al conjunto de procesadores de Ambric. Presentamos dos estudios de caso: la implementación de DCT aprovechando la característica de reconfigurabilidad y un cál

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Arquitecturas reconfigurables masivamente paralelas; Lenguaje; Concurrencia; Comunicación entre procesadores; Paralelismo dinámico; Reconfiguraciones
• Keywords:Massively parallel reconfigurable architectures; Language; Concurrency; Interprocessor communication; Dynamic parallelism; Reconfigurations