Resumen

La clasificación de paquetes se ha convertido en una función clave para habilitar futuros esquemas de redes basadas en flujos. A medida que la capacidad de la red aumenta y se despliegan nuevos servicios, se requiere tanto un alto rendimiento como la reconfigurabilidad para las arquitecturas de clasificación de paquetes. La tecnología FPGA puede proporcionar el mejor equilibrio entre ellos. Sin embargo, hasta la fecha, las etapas de búsqueda se han desarrollado principalmente como esquemas independientes de la etapa de clasificación, lo que dificulta su integración eficiente en FPGAs. En este contexto, proponemos una nueva interpretación del problema de búsqueda en el contexto general de la clasificación de paquetes, que permite comparar los esquemas de búsqueda existentes sobre una base común. A partir de este análisis, identificamos nuevas oportunidades para la optimización de esquemas de búsqueda y sus correspondientes esquemas de clasificación en FPGA. En particular, nos centramos en el candidato más adecuado para las necesidades futuras de redes y proponemos optimizaciones para el mismo.

• Materias:Memoria multipuerto Algoritmos genéticos Clasificación de paquetes Recuperación de fallas Predicción de frecuencia
• Subjects:Multiport memory Genetic algorithms Packet classification Fault recovery Frequency prediction
• Palabras claves:Clasificación de paquetes; Esquemas de redes; Tecnología FPGA; Esquemas de búsqueda; Optimización; Arquitecturas de clasificación
• Keywords:Packet classification; Networking schemes; FPGA technology; Lookup schemes; Optimization; Classification architectures