Biblioteca122.739 documentos en línea

Artículo

Architecture and Application-Aware Management of Complexity of Mapping Multiplication to FPGA DSP Blocks in High Level SynthesisGestión de la complejidad de mapeo de multiplicación a bloques DSP de FPGA en la síntesis de alto nivel, teniendo en cuenta la arquitectura y la aplicación.

Resumen

La multiplicación es una operación común en muchas aplicaciones y existen varios tipos de operaciones de multiplicación. Los flujos actuales de síntesis de alto nivel (HLS) generalmente tratan todas las operaciones de multiplicación de manera igual y sin distinguir entre ellas, lo que lleva a un mapeo ineficiente a los recursos. Este documento propone algoritmos para identificar automáticamente los diferentes tipos de operaciones de multiplicación e investiga el conjunto de estos diferentes tipos de operaciones de multiplicación. Esto lo distingue de trabajos anteriores donde se han investigado estrategias de mapeo para un tipo individual de operación de multiplicación y se asume que se conoce el tipo de operación de multiplicación. También se propone un nuevo modelo de costos, independiente del dispositivo y las herramientas de síntesis, para establecer prioridad entre los diferentes tipos de operaciones de multiplicación para mapear a bloques DSP en chip. Este modelo de costos es utilizado por un análisis propuesto y una estrategia de mapeo basada en prioridades dirigida a hacer un uso eficiente de los bloques DSP en

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento