Resumen

Este artículo propuso un método de síntesis lógica basado en el diagrama de decisión binaria (BDD). El método propuesto está optimizado para circuitos FinFET de compuerta independiente de doble umbral (DTIG). Se detalla el algoritmo de optimización topológica basado en BDD. Algunos tipos de estructuras de subgrafos de características de un BDD son extraídos por el algoritmo de extracción y luego se alimentan al algoritmo de mapeo para obtener un circuito optimizado final basado en compuertas lógicas DTIG FinFET predefinidas. Algunos circuitos de referencia MCNC son probados bajo el método de síntesis propuesto comparándolos con las herramientas ABC y DC. Las simulaciones muestran que el método de síntesis propuesto puede obtener mejoras de rendimiento para los circuitos DTIG FinFET.

• Materias:Circuitos Transistores Estructuras de blindaje Robustez Supercondensador
• Subjects:Circuits Transistors Shielding structures Robustness Supercapacitor
• Palabras claves:Método de síntesis lógica propuesto; Diagrama de decisiones binarias; BDD; Circuitos DTIG FinFET; Optimización; Algoritmo; Topología; Estructuras de subgrafos de características; Extracción; Algoritmo de mapeo; Circuitos de referencia MCNC; Simulaciones; Mejora del rendimiento
• Keywords:Proposed; Logic synthesis method; Binary decision diagram; BDD; DTIG FinFET circuits; Optimization; Algorithm; Topology; Feature subgraph structures; Extraction; Mapping algorithm; MCNC benchmark circuits; Simulations; Performance improvement