Resumen

Se presenta una técnica para paralelizar múltiples bucles en un sistema informático heterogéneo. Los bucles primero se desenrollan y luego se dividen en múltiples tareas que se asignan al hardware reconfigurable. Se aplica una optimización orientada al rendimiento para encontrar el mejor factor de desenrollado para cada bucle bajo restricciones de tamaño del hardware. El enfoque se demuestra utilizando tres aplicaciones: reconocimiento de voz, procesamiento de imágenes y el problema N-Body. Los resultados experimentales muestran que se logra una aceleración máxima de 34 en un FPGA de 274 MHz para el problema N-Body sobre un microprocesador de 2.6 GHz, lo cual es 4.1 veces mayor que el de un enfoque sin desenrollado.

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:Técnica; Paralelización; Bucles; Sistema informático heterogéneo; Desenrollado; Tareas; Hardware reconfigurable; Optimización; Aceleración; FPGA; Problema N-Body; Resultados experimentales
• Keywords:Technique; Parallelising; Loops; Heterogeneous computing system; Unrolling; Tasks; Reconfigurable hardware; Optimisation; Speedup; FPGA; N-Body problem; Experimental results