Resumen

La escala agresiva de la tecnología CMOS ha aumentado la densidad y permitido la integración de múltiples procesadores en un solo chip. Aunque las soluciones basadas en arquitecturas MPSoC pueden aumentar la velocidad de las aplicaciones a través de la explotación de TLP, esta aceleración sigue estando limitada a la cantidad de paralelismo disponible en la aplicación, como lo demuestra la Ley de Amdahl. Además, con el continuo encogimiento de las características de los dispositivos, se esperan tasas de defectos muy agresivas para las nuevas tecnologías. Bajo altas tasas de defectos, una gran cantidad de procesadores del MPSoC serán susceptibles a defectos y, en consecuencia, fallarán, no solo reduciendo el rendimiento, sino también afectando severamente el rendimiento esperado. Este artículo presenta una arquitectura adaptable en tiempo de ejecución que permite la ejecución de software incluso bajo altas tasas de defectos. La arquitectura propuesta puede acelerar no solo aplicaciones altamente paralelas, sino también secuenciales, y

• Materias:Comunicación inalámbrica Modulador Aplicaciones paralelas Programación estática Parametrización de sistemas
• Subjects:Wireless communication Modulator Parallel applications Static programming System parameterization
• Palabras claves:Escalado; Arquitecturas MPSoC; Tasas de defectos; Rendimiento; Paralelismo; Arquitectura
• Keywords:Scaling; MPSoC architectures; Defect rates; Performance; Parallelism; Architecture