Resumen

La reconfiguración parcial (PR) es una característica de las FPGA que permite la modificación de ciertas partes de una FPGA mientras el resto del sistema continúa operando sin interrupciones. Esta característica distintiva de las FPGAs tiene muchos beneficios potenciales, pero también desafíos. La falta de buenas herramientas de CAD y el profundo conocimiento de hardware resultan en una característica difícil de usar. En este documento, se utiliza el nuevo flujo de PR basado en particiones de Xilinx para incorporar PR dentro de nuestro marco de paso de mensajes basado en MPI para permitir a los diseñadores de hardware crear, que son flujos de bits prediseñados, preruteados y genéricos que pueden ser reutilizados para múltiples aplicaciones. Como ejemplo de la generalidad de este enfoque, se ejecutan consecutivamente cuatro aplicaciones diferentes que utilizan el mismo flujo de bits de plantilla, con una operación de PR realizada al principio de cada aplicación para instanciar el motor de aplicación deseado. Demostramos una interfaz de PR simplificada, reutilizable, de alto nivel y port

• Materias:Control de potencia Núcleo de memoria Sensor de visión Acelerador de hardware Programación de arquitecturas
• Subjects:Power control Memory core Vision sensor Hardware accelerator Architecture programming
• Palabras claves:Reconfigurable; Reconfiguración parcial; FPGA; Xilinx; Herramientas CAD; Marco de paso de mensajes
• Keywords:Reconfigurable; Partial reconfiguration; FPGA; Xilinx; CAD tools; Message-passing framework