Resumen

La próxima generación de sistemas multiprocesador en chip (MPSoC) y multiprocesadores en chip (CMP) contendrá cientos o miles de núcleos. Un sistema multinúcleo de este tipo requiere interconexiones de alto rendimiento para transferir datos entre los núcleos del chip. Los componentes tradicionales del sistema se conectan a la red troncal de interconexión a través de una interfaz de bus. Esta red troncal de interconexión puede ser un bus en el chip o una arquitectura de bus multicapa. Con la llegada de las arquitecturas multinúcleo, la arquitectura de bus se convierte en el cuello de botella de rendimiento del marco de interconexión en chip. Por el contrario, la red en chip (NoC) se convierte en una prometedora infraestructura de comunicación en chip, que suele considerarse un enfoque agresivo a largo plazo para las comunicaciones en chip. En consecuencia, este artículo analiza en primer lugar varias arquitecturas comunes y técnicas prevalentes que pueden resolver bien los problemas de diseño de rendimiento de las comunicaciones, consumo de energía, integridad de la señal y escalabilidad del sistema en una NoC. Por último, se propone una novedosa arquitectura NoC bidireccional (BiNoC) con un canal bidireccional dinámicamente autoconfigurable para romper el cuello de botella de rendimiento convencional causado por la restricción del ancho de banda en las NoC convencionales.

• Materias:Redes Inalámbricas Modelo computacional Teoría de códigos Sistemas de comunicación Procesamiento de datos
• Subjects:Wireless Networks Computational Model Code theory Communication systems Data processing
• Palabras claves:chip, columna vertebral de interconexión, interfaz de componentes de sistemas tradicionales, infraestructura de comunicación de chips, marco de interconexión de chips, cuello de botella de rendimiento convencional, arquitectura de bus multicapa, novedosa noc bidireccional, canal bidireccional reconfigurable, varias arquitecturas comunes
• Keywords:chip, interconnection backbone, traditional system components interface, chip communication infrastructure, chip interconnection framework, conventional performance bottleneck, multilayer bus architecture, novel bidirectional noc, reconfigurable bidirectional channel, several common architectures