Resumen

La redundancia de precisión reducida (RPR) ha demostrado ser una alternativa viable a la redundancia modular triple (TMR) para circuitos digitales. Este artículo se basa en investigaciones previas al ofrecer un análisis detallado de la implementación de RPR en FPGAs para mejorar la confiabilidad en entornos de errores suaves. Las implementaciones de ejemplo y los experimentos de inyección de fallas demuestran los costos y beneficios de RPR, mostrando cómo RPR puede utilizarse para mejorar la tasa de fallos hasta 200 veces más que un sistema no mitigado a un costo menor a la mitad que el de TMR. También se presenta un método novedoso para mejorar la capacidad de enmascaramiento de errores de RPR hasta 5 veces sin costo adicional de hardware bajo ciertas condiciones. Esta investigación muestra que RPR es una técnica de mitigación de errores suaves muy flexible y ofrece información sobre su aplicación en FPGAs.

• Materias:Comunicación inalámbrica Modulador Aplicaciones paralelas Programación estática Parametrización de sistemas
• Subjects:Wireless communication Modulator Parallel applications Static programming System parameterization
• Palabras claves:Redundancia de precisión reducida; Circuitos digitales; FPGAs; Confiabilidad; Entornos de error suave; Experimentos de inyección de fallas
• Keywords:Reduced-precision redundancy; Digital circuits; FPGAs; Reliability; Soft error environments; Fault injection experiments