Este artículo propone una técnica de mapeo de aplicaciones multiobjetivo dirigida a redes en chip (NoC) a gran escala. A medida que aumenta el número de núcleos de propiedad intelectual (IP) en sistemas en chip multiprocesador (MPSoC), el mapeo de aplicaciones de NoC para encontrar un mapeo óptimo de núcleo a topología se vuelve más desafiante. Además, el conflicto entre el costo y el rendimiento hace que las técnicas de mapeo de aplicaciones multiobjetivo sean aún más complejas. Este artículo propone una técnica de mapeo de aplicaciones que incorpora conocimiento de dominio en un algoritmo genético (GA). La población inicial de GA se inicializa con particionamiento de red (NP), mientras que el operador de cruce se guía con conocimiento sobre las demandas de comunicación. NP reduce la complejidad del mapeo de aplicaciones a gran escala y proporciona a GA un espacio de búsqueda de mapeo potencial. El operador genético propuesto se compara con operadores genéticos de última
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Resolviendo ecuaciones diferenciales fraccionarias de orden superior mediante derivadas conformables generalizadas difusas.
Artículo:
Aplicación del Algoritmo de Murciélago para el Problema de Diseño de Red de Transporte
Artículo:
Una revisión de la optimización de la marcha basada en la computación evolutiva.
Artículo:
Efecto de la geometría de la entrada en el rendimiento del ventilador y el campo de flujo en un ventilador de hélice de medio conducto
Artículo:
Investigación Experimental de los Mecanismos de Entrada en Pérdida de la Etapa de Ventilador de Flujo Axial Contra-Rotativo de Baja Velocidad