Resumen

Este documento presenta una metodología general de simulación y prueba a nivel de sistema para Circuitos Integrados Reconfigurables, partiendo de especificaciones de comportamiento de las actividades del sistema hasta simulaciones multinivel de tareas aceleradas que se ejecutan en el circuito reconfigurable. El sistema se basa en un entorno orientado a objetos común que ofrece valiosas facilidades de depuración y sondeo, así como características integradas de prueba. Nuestro sistema aporta estos beneficios a la simulación de hardware, al tiempo que garantiza la validación a través de pruebas de caracterización e interoperabilidad a través de conexiones con herramientas de uso común bajo demanda. Este marco se ha desarrollado parcialmente en el marco del proyecto Morpheus de la UE y se utiliza para validar nuestra contribución a la tarea de diseño espacial.

• Materias:Elementos lógicos Sistema de archivos Multinúcleo heterogéneo Flexibilidad del montium Gestión de memoria
• Subjects:Logic elements File system Heterogeneous multicore Montium flexibility Memory management
• Palabras claves:Sistemas en un chip; Simulación; Metodología de pruebas; Circuito reconfigurable; Validación; Interoperabilidad
• Keywords:System-on-chips; Simulation; Testing methodology; Reconfigurable circuit; Validation; Interoperability