Resumen

Este documento primero presenta un estudio sobre los sumadores BCD clásicos a partir del cual se rediseña un sumador tipo cadena de acarreo para adaptarse a las plataformas FPGA de Xilinx. Se presentan nuevos conceptos para calcular las funciones de suma y acarreo con el propósito de optimización de la cadena de acarreo. Se presentan varios diseños alternativos. Luego, se presta atención a las implementaciones en FPGA de algoritmos de suma/resta para números BCD en complemento a 10. Se han diseñado circuitos tipo cadena de acarreo en LUT de 4 entradas (Virtex-4, Spartan-3) y LUT de 6 entradas (Virtex-5) en plataformas FPGA de Xilinx. Todos los diseños se presentan con las correspondientes cifras de rendimiento temporal y consumo de área. Los resultados se han comparado con implementaciones directas de un sumador de acarreo en cascada decimal y un sumador-restador binario en complemento a 2 en FPGA utilizando la lógica de acarreo dedicada, ambos realizados en la misma plataforma. Se han registrado

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:Sumadores BCD clásicos; Sumador de tipo cadena de acarreo; Plataformas FPGA de Xilinx; Optimización de cadena de acarreo; Implementaciones en FPGA; Algoritmos de suma/resta
• Keywords:Classical BCD adders; Carry-chain type adder; Xilinx FPGA platforms; Carry-chain optimization; FPGA implementations; Add/subtract algorithms