Resumen

Este documento describe una forma novedosa de explotar las capacidades de cálculo proporcionadas por los modernos Arrays de compuertas programables en campo (FPGAs), no solo hacia un mayor rendimiento, sino también hacia una mayor fiabilidad. Fragmentos de circuitos específicos para cálculos se programan y asignan dinámicamente a diferentes recursos en el chip basados en un conjunto de algoritmos novedosos que se describen detalladamente en este artículo. Estos algoritmos consideran la mayoría de las limitaciones tecnológicas existentes en los FPGAs modernos parcialmente reconfigurables, así como fallas que ocurren espontáneamente y daños permanentes emergentes en el sustrato de silicio del chip. Además, los algoritmos apuntan a otros aspectos importantes como comunicaciones y sincronización entre los diferentes cálculos que se realizan, ya sea de manera concurrente o en momentos diferentes. La efectividad de los algoritmos propuestos se prueba mediante una amplia gama de simulaciones sintéticas y, notablemente, se esboza una implementación de prueba de concepto de ellos utilizando

• Materias:Modelado de rendimiento Bucles de instrucciones Análisis de algoritmos Optimización de frecuencia Arquitectura de Sistemas
• Subjects:Performance modeling Instruction loops Algorithm analysis Frequency optimization System architecture
• Palabras claves:Explotar; Capacidades de computación; FPGAs; Confiabilidad; Algoritmos; Restricciones
• Keywords:Exploit; Computation capabilities; FPGAs; Reliability; Algorithms; Constraints