Resumen

Presentamos un marco de colocación de pisos consciente de los recursos y la configuración, adaptado para las FPGA Xilinx Virtex 4 y 5, utilizando una función objetivo basada en . Nuestro trabajo tiene como objetivo identificar grupos de que probablemente se configuren en la misma área de chip, identificando estas áreas en función de los requisitos de recursos, capacidades del dispositivo y longitud de cable. Los grafos de tareas con pocos RRs conectados externamente conducen a la mayor disminución, mientras que la longitud de cable externo en los grafos de tareas con muchos RRs conectados externamente muestra una menor mejora. El enfoque propuesto resulta, como también se demuestra en la sección de resultados experimentales, en una menor longitud de cable externo (una reducción promedio del 50%) con respecto a enfoques puramente basados en el área y una probabilidad muy aumentada de reutilización de enlaces existentes (se puede obtener una reducción del 90% en el mejor caso).

• Materias:Comunicación inalámbrica Modulador Aplicaciones paralelas Programación estática Parametrización de sistemas
• Subjects:Wireless communication Modulator Parallel applications Static programming System parameterization
• Palabras claves:Recurso; Colocación en el piso; Marco de trabajo; FPGA; Función objetivo; Longitud del cable
• Keywords:Resource; Floorplacement; Framework; FPGA; Objective function; Wirelength