En este trabajo se presenta un bucle de enganche de fase (PLL) sin divisor, de bajo consumo y bajo jitter. Se propone un detector de frecuencia de fase (PFD) de bucle abierto extra sencillo que reduce el consumo de energía y aumenta la velocidad global. También se introduce un nuevo circuito de bomba de carga Wilson, cuyo rendimiento se mejora mediante algunos algoritmos de optimización, para obtener un alto swing de salida y una alta adaptación de corriente. El PLL diseñado se utiliza en un proceso CMOS de 0,18 μ m con una fuente de alimentación de 1,8 V. Tiene un amplio rango de frecuencia de bloqueo de 500 MHz a 5 GHz. Además, mediante el uso de un PFD sin zona muerta y un PLL sin divisor, el jitter global se reduce significativamente.
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Análisis experimental de la potencia radiada total mediante el medidor de energía abierto 2G
Artículo:
Mitigando la interferencia entre aplicaciones científicas en entornos virtualizados a nivel de sistema operativo.
Artículo:
Un VMD mejorado con la guía del espectro de neguentropía de sobreimpresión para el diagnóstico de fallas en rodamientos.
Artículo:
Diseño de ecualizador adaptativo para la transmisión de imágenes de vehículos aéreos no tripulados por canales de retransmisión
Artículo:
Estrategia de coordinación para una nueva cadena de suministro minorista basada en contrato de combinación.
Artículo:
Creación de empresas y estrategia : reflexiones desde el enfoque de recursos
Artículo:
La gestión de las relaciones con los clientes como característica de la alta rentabilidad empresarial
Artículo:
Análisis socioeconómico de la problemática de los desechos plásticos en el mar
Artículo:
Los web services como herramienta generadora de valor en las organizaciones