Se propone un circuito CDR sin referencia de amplio rango de bloqueo con seguimiento automático de la velocidad de transmisión de datos. Para una adquisición eficaz de la frecuencia, se utiliza un bucle basado en DLL con un sencillo detector de fase/frecuencia para extraer un periodo de 1 bit del flujo de datos de entrada. El CDR, implementado en un CMOS de 65 nm, muestra un rango de bloqueo de 650 Mb/s a 8 Gb/s y una BER inferior a 10-12 a 8 Gb/s con un bajo consumo de energía.
Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.
Artículo:
Mejora de la robustez de MEC con análisis de macrodatos para la comunicación móvil de vídeo
Artículo:
Topologías maestro-esclavo con bucles de bloqueo de fase
Artículo:
La influencia de la sustitución de precios, devoluciones de productos y calidad del servicio en la intención de recompra.
Artículo:
CLAS: un novedoso sistema de autenticación basado en la latencia de las comunicaciones
Artículo:
Modalidad mixta de asistente de enseñanza inteligente de inglés en línea y fuera de línea basada en un sistema de información móvil
Artículo:
Creación de empresas y estrategia : reflexiones desde el enfoque de recursos
Artículo:
La gestión de las relaciones con los clientes como característica de la alta rentabilidad empresarial
Artículo:
Análisis socioeconómico de la problemática de los desechos plásticos en el mar
Artículo:
Los web services como herramienta generadora de valor en las organizaciones