Resumen

Describimos la arquitectura de un convertidor tiempo-digital (TDC), especialmente destinado a medir la resolución de retardo de una línea de retardo programable (PDL). La configuración, que consta de un oscilador en anillo, un divisor de frecuencia (FD) y un circuito de medición de periodo (PMC), se implementa en un dispositivo FPGA (field programmable gate array). El oscilador en anillo realizado en bucle que contiene un PDL y una tabla de consulta (LUT) genera pulsos oscilatorios periódicos. El FD amplifica el periodo oscilatorio de nanosegundos a microsegundos. La conversión de tiempo a digital se basa en contar el número de ciclos de reloj entre dos pulsos consecutivos del FD por el PMC. Se han realizado experimentos para verificar el rendimiento del TDC. Los errores relativos alcanzados para cuatro PDL se sitúan entre el 0,50% y el 1,21 y el TDC tiene una resolución equivalente de aproximadamente 0,4 ps.

• Materias:Ingeniería electrónica Codificación de video Procesamiento de señales asistido por computador Informática Procesamiento de datos
• Subjects:Electronic engineering Video Coding Signal processing computer-assisted Computing Data processing
• Palabras claves:tdc, oscilador en anillo, errores relativos conseguidos, circuito de medida de periodo, pulsos oscilatorios periódicos, línea de retardo programable, matriz de puertas programable, pdl, pmc, tiempo
• Keywords:tdc, ring oscillator, achieved relative errors, period measurement circuit, periodic oscillatory pulses, programmable delay line, programmable gate array, pdl, pmc, time