Resumen

En este documento se propone un coprocesador de red neuronal convolucional basado en FPGA. El coprocesador tiene una unidad de cálculo convolucional 1D PE en modo de transmisión estacionaria de fila (RS) y una cadena de unidades de cálculo convolucional 3D PE en estructura de matriz pulsante. El coprocesador puede controlar de forma flexible el número de aperturas de la matriz PE según el número de canales de salida de la capa convolucional. En este documento, diseñamos un sistema de almacenamiento con caché multinivel, y la caché global utiliza múltiples difusiones para distribuir datos a las cachés locales y proponemos un método de segmentación de imágenes compatible con la arquitectura de hardware. El coprocesador propuesto implementa las capas convolucional y de agrupación del modelo de red neuronal VGG16, en el que el valor de activación, el valor del peso y el valor del sesgo se cuantifican utilizando cuantificación de punto fijo de 16 bits, con un rendimiento computacional máximo de 316

• Materias:Comunicación inalámbrica Dispositivos móviles Seguridad de la información Algoritmo de inteligencia Sensor inteligente
• Subjects:Wireless communication Mobile devices Information security Algorithm intelligence Intelligent sensor
• Palabras claves:Propuesto; Coprocesador; Basado en FPGA; Red neuronal convolucional; PE; Unidad de cálculo; Caché; Segmentación; VGG16; Cuantización de punto fijo de 16 bits; Rendimiento computacional; Consumo de energía
• Keywords:Proposed; Coprocessor; FPGA-based; Convolutional neural network; PE; Computation unit; Cache; Segmentation; VGG16; 16-bit fixed-point quantization; Computational performance; Power consumption