Resumen

La aceleración de hardware en sistemas informáticos de alto rendimiento tiene un interés particular para muchas aplicaciones de ingeniería y ciencia en las que se deben realizar un gran número de operaciones aritméticas y funciones trascendentales. En este artículo se presenta una arquitectura de hardware para calcular la cinemática directa de manipuladores de robots con 5 grados de libertad utilizando aritmética de punto flotante, con representaciones de 32, 43 y 64 bits, implementada en matrices de compuertas programables en campo (FPGAs). La arquitectura propuesta se ha desarrollado utilizando varias bibliotecas de punto flotante para operadores de funciones aritméticas y trascendentales, lo que permite al diseñador seleccionar (pre-síntesis) una representación de ancho de bits adecuada según la precisión, rango dinámico, así como los requisitos de área, tiempo transcurrido y consumo de energía de la aplicación. Los resultados de síntesis demuestran la efectividad y alto rendimiento de los núcleos implementados en FPGAs comerciales. Se abordan

• Materias:Cinemática directa de robots Sistema informático Bloques programables Sistema de filtrado Arquitecturas de red
• Subjects:Direct robot kinematics Computer system Programmable blocks Filtering system Network architectures
• Palabras claves:Aceleración por hardware; Sistemas informáticos de alto rendimiento; Operaciones aritméticas; Funciones trascendentales; Arquitectura de hardware; Arrays de Puertas Programables en Campo
• Keywords:Hardware acceleration; High performance computer systems; Arithmetic operations; Transcendental functions; Hardware architecture; Field Programmable Gate Arrays