Resumen

Los dispositivos lógicos reconfigurables (RLDs) se clasifican como de tipo de grano fino o de grano grueso según su arquitectura básica de celdas lógicas. En general, cada arquitectura tiene sus propias ventajas. Por lo tanto, es difícil lograr un equilibrio entre la velocidad de operación y el área de implementación en diversas aplicaciones. En el presente artículo, proponemos una arquitectura de celda lógica de grano variable (VGLC), que consiste en un sumador de acarreo en cascada de 4 bits con bits de memoria de configuración y desarrollamos una herramienta de mapeo de tecnología. La característica clave de la arquitectura VGLC es que la granularidad variable es un compromiso entre los tipos de grano grueso y de grano fino requeridos para la implementación de aritmética y lógica aleatoria, respectivamente. Finalmente, evaluamos la celda lógica propuesta utilizando la herramienta de mapeo de tecnología recién desarrollada, que mejora la profundidad lógica en un

• Materias:Lógica programable Núcleo de IP Sensor de estimación Bloques de memoria Neuromórfica
• Subjects:Programmable logic IP core Estimation sensor Memory blocks Neuromorphic
• Palabras claves:Dispositivos lógicos; Arquitectura; Granularidad variable; Mapeo de tecnología; Implementación; Datos de configuración
• Keywords:Logic devices; Architecture; Variable grain; Technology mapping; Implementation; Configuration data