Resumen

Se propone una topología de circuito eficiente en energía para implementar una compuerta XOR de transistor de paso CMOS de baja tensión de 2 entradas. Este diseño tiene como objetivo minimizar la disipación de energía y reducir el número de transistores al mismo tiempo que se reduce el retardo de propagación. La compuerta XOR utiliza seis transistores para lograr un diseño de circuito compacto y fue fabricada utilizando el proceso CMOS de 130nm de IBM. El rendimiento del circuito XOR fue validado frente a otros diseños de compuertas XOR a través de simulaciones utilizando el mismo proceso CMOS de 130nm. El área del circuito central es solo de aproximadamente 56m² con un retardo de propagación de 1.5659ns y una disipación de energía de 0.2312nW a un voltaje de suministro de 0.8V. La implementación propuesta de seis transistores se compara favorablemente con otros diseños de compuertas XOR existentes.

• Materias:Circuitos Comportamiento eléctrico Microcontrolador Topología de lógica Transistores
• Subjects:Circuits Electrical behavior Microcontroller Logic topology Transistors
• Palabras claves:Eficiente en energía; Bajo voltaje; Diseño de circuito compacto; Proceso CMOS de 130 nm; Retardo de propagación; Recuento de transistores
• Keywords:Power efficient; Low-voltage; Compact circuit design; 130nm CMOS process; Propagation delay; Transistor count