Resumen

En los sistemas embebidos en FPGA, los diseñadores suelen tener que hacer un compromiso entre la precisión numérica y los recursos lógicos. Las computaciones científicas en particular, generalmente requieren cálculos altamente precisos y son intensivas en computación. En este contexto, un diseñador se enfrenta a la tarea de implementar varios núcleos aritméticos para procesamiento en paralelo mientras soporta alta precisión numérica con recursos lógicos finitos. Este artículo presenta una arquitectura aritmética que utiliza reconfiguración parcial en tiempo de ejecución para adaptar dinámicamente su precisión numérica, sin requerir recursos lógicos adicionales significativos. El artículo también cuantifica la relación entre la reducción de recursos lógicos y el ahorro en el consumo de energía, lo cual es particularmente importante para implementaciones en FPGA. Finalmente, nuestros resultados muestran beneficios de rendimiento cuando se compara este enfoque con soluciones estáticas alternativas dentro de límites en la tasa de reconfiguración.

• Materias:Comunicación inalámbrica Modulador Aplicaciones paralelas Programación estática Parametrización de sistemas
• Subjects:Wireless communication Modulator Parallel applications Static programming System parameterization
• Palabras claves:FPGA; Sistemas embebidos; Precisión numérica; Recursos lógicos; Núcleos aritméticos; Reconfiguración parcial en tiempo de ejecución
• Keywords:Fpga; Embedded systems; Numerical precision; Logical resources; Arithmetic cores; Runtime partial reconfiguration