Resumen

Con el aumento de los costos de diseño y producción y el largo tiempo de comercialización de Circuitos Integrados Específicos de Aplicación (ASICs), implementar circuitos digitales en hardware reconfigurable se está convirtiendo en una práctica más común. Un hardware reconfigurable combina la flexibilidad del dominio del software con el alto rendimiento del dominio del hardware y proporciona un ciclo de vida flexible para el producto con un menor costo. En este artículo se propone un flujo completo de diseño y verificación basado en afirmaciones para diseños reconfigurables en tiempo de ejecución (RTR) utilizando abstracciones de programación funcional de Haskell, en el que se utiliza hardware parcialmente reconfigurable como plataforma de implementación. El flujo propuesto incluye la modelización de diseños RTR en niveles altos de abstracción utilizando y en Haskell, así como su implementación en matrices de compuertas programables en campo (FPGAs) parcialmente reconfigurables. Se utiliza la verificación basada en afirmaciones (ABV) como enfoque de verificación que se integra en las etapas iniciales del

• Materias:Sistema de reducción Arquitectura de multiplexación Acelerador heterogéneo Emulador de red Diseños reconfigurables
• Subjects:Reduction system Multiplexing architecture Heterogeneous accelerator Network emulator Reconfigurable designs
• Palabras claves:Diseño creciente; Costos de producción; Hardware reconfigurable; Verificación basada en afirmaciones; Reconfigurable en tiempo de ejecución; Matrices de compuertas programables en campo
• Keywords:Increasing design; Production costs; Reconfigurable hardware; Assertion-based verification; Run-Time Reconfigurable; Field Programmable Gate Arrays