Biblioteca122.739 documentos en línea

Artículos

On the Feasibility and Limitations of Just-in-Time Instruction Set Extension for FPGA-Based Reconfigurable ProcessorsSobre la viabilidad y limitaciones de la extensión del conjunto de instrucciones justo a tiempo para procesadores reconfigurables basados en FPGA.

Resumen

Los procesadores con juegos de instrucciones reconfigurables ofrecen la posibilidad de adaptar el conjunto de instrucciones de una CPU a una aplicación específica. Aunque este proceso de personalización podría realizarse durante la ejecución para adaptar la CPU a la carga de trabajo actual, este caso de uso ha sido poco investigado. En este artículo, estudiamos la viabilidad de trasladar el proceso de personalización a tiempo de ejecución y evaluamos la relación entre las mejoras esperadas en velocidad y los costos asociados. Con este fin, presentamos un flujo de herramientas adaptado a los requisitos de este escenario de especialización de ASIP justo a tiempo. Evaluamos nuestros métodos apuntando a nuestra arquitectura ASIP reconfigurable Woolcano previamente introducida para un conjunto de aplicaciones de las suites de pruebas SPEC2006, SPEC2000, MiBench y SciMark2. Nuestros resultados muestran que la especialización ASIP justo a tiempo es prometedora para aplicaciones de computación embebida, donde se pueden lograr mejoras promedio de 5x invirtiendo 50 minutos en la identificación

  • Tipo de documento:
  • Formato:pdf
  • Idioma:Inglés
  • Tamaño: Kb

Cómo citar el documento

Esta es una versión de prueba de citación de documentos de la Biblioteca Virtual Pro. Puede contener errores. Lo invitamos a consultar los manuales de citación de las respectivas fuentes.

Este contenido no est� disponible para su tipo de suscripci�n

Información del documento