Resumen

El constante aumento de la disipación de potencia en los SoC ha impuesto grandes retos al diseño de los circuitos actuales. Se ha demostrado que la asignación de múltiples tensiones umbral y de alimentación (multi-Vth/Vdd) es una forma eficaz de reducir la disipación de potencia. Sin embargo, la mayoría de las optimizaciones anteriores de múltiples Vth/Vdd se realizan en condiciones deterministas. Con el aumento de la variabilidad del proceso, que tiene un impacto significativo tanto en la disipación de potencia como en el rendimiento de los diseños de circuitos, es necesario emplear enfoques estadísticos en el análisis y las optimizaciones para el bajo consumo. Este trabajo estudia el impacto de las variaciones de proceso en la técnica multi-Vth/Vdd a nivel de síntesis de comportamiento. Se caracteriza una librería de recursos multi-Vth/Vdd para las variaciones de retardo y potencia en diferentes combinaciones de voltaje. Mientras tanto, el dimensionamiento del dispositivo se realiza en los recursos de la biblioteca para mitigar el impacto de la variación, y para ampliar el espacio de diseño para una mejor calidad de la elección del diseño. A continuación, se propone un algoritmo paramétrico de vinculación de recursos basado en el rendimiento, que utiliza las distribuciones de potencia y retardo caracterizadas y maximiza eficientemente el rendimiento de potencia bajo una restricción de rendimiento de temporización. Durante el proceso de vinculación de recursos, se insertan convertidores de nivel de tensión entre los recursos cuando es necesario. Los resultados experimentales muestran que se puede conseguir una reducción significativa de la potencia con el marco propuesto que tiene en cuenta las variaciones, en comparación con los enfoques deterministas tradicionales basados en el peor de los casos.

• Materias:Redes Inalámbricas Modelo computacional Teoría de códigos Sistemas de comunicación Procesamiento de datos
• Subjects:Wireless Networks Computational Model Code theory Communication systems Data processing
• Palabras claves:vth, disipación de potencia, biblioteca de recursos vdd, nivel de síntesis de comportamiento, disipación de potencia del chip, diferentes combinaciones de voltaje, reducción significativa de la potencia, asignación de voltajes de alimentación, restricción de rendimiento de temporización, convertidores de nivel de voltaje
• Keywords:vth, power dissipation, vdd resource library, behavioral synthesis level, chip power dissipation, different voltage combinations, significant power reduction, supply voltages assignment, timing yield constraint, voltage level converters