Model-based implementation of self-configurable intellectual property modules for image histogram calculation in FPGAs

Implementación de módulos de propiedad intelectual modificables para el cálculo de histogramas en FPGA sobre un flujo de diseño basado en modelos

Este artículo presenta el desarrollo de módulos de propiedad intelectual modificables automáticamente para el cálculo de histogramas empleando el flujo de diseño basado en modelos provisto por Xilinx System Generator. En este artículo se realiza un análisis y comparación entre las arquitecturas para el cálculo de histogramas, seleccionando la mejor solución para el flujo de diseño empleado. También se hace énfasis en el uso de arquitecturas genéricas capaces de ajustarse a las necesidades del flujo de datos de la aplicación mediante un procedimiento de configuración automática. Además, se describe la implementación de un módulo de propiedad intelectual configurable para el cálculo de histogramas sobre el flujo de diseño basado en modelos, del cual se muestran algunos detalles de implementación para diferentes opciones de configuración sobre un FPGA Spartan-6 LX45 de Xilinx.

Introducción

Las tareas de Procesamiento Digital de Imágenes (PDI) tienen como objetivo principal la aplicación de ciertas operaciones matemáticas sobre una imagen para obtener un resultado deseado (González & Woods, 2007). Para lograr este objetivo, en las últimas décadas se han desarrollado muchas soluciones basadas en software (SW), utilizando algoritmos secuenciales para procesadores de propósito general (GPP) (Bailey, 2011; Pulli, Baksheev, Kornyakov, & Eruhimov, 2012). Por otro lado, las implementaciones basadas en hardware (HW) -como los Field Programmable Gates Arrays (FPGAs)- se han utilizado para aumentar la frecuencia de operación de los sistemas DIP (Alsuwailem & Alshebeili, 2005; Bailey, 2011; Barranco, Díaz, Gibaldi, Sabatini, & Ros, 2012; Hanumantharaju, Ravishankar, Rameshbabu, & Ramachandran, 2011). Estos dispositivos son adecuados para los sistemas de computación en paralelo que permiten la implementación de funciones elaboradas.

El aumento de la potencia de cálculo que requieren los algoritmos DIP actuales puede lograrse realizando tareas de cálculo intensivo en HW, así como explotando el paralelismo de los dispositivos y la independencia parcial de los algoritmos (Bailey, 2011; Qasim, Abbasi, & Almashary, 2009).