Static worst-case execution time optimization using DPSO for ASIP architecture

Optimización estática del tiempo de ejecución en el peor de los casos mediante DPSO para arquitectura ASIP

La aplicación de instrucciones específicas mejora significativamente la energía, el rendimiento y el tamaño del código de los procesadores configurables. El diseño de estas instrucciones se realiza mediante la conversión de patrones relacionados con operaciones específicas de la aplicación en instrucciones complejas eficaces. Esta investigación se presentó en la Conferencia icitkm, Universidad de Delhi, India, en 2017. El análisis estático fue un método de investigación prominente durante finales de la década de 1980. Sin embargo, las mediciones de extremo a extremo consisten en un enfoque estándar en entornos industriales. Ambas herramientas de análisis estático realizan a un alto nivel con el fin de determinar la estructura del programa, que trabaja en el código fuente, o es ejecutable en un binario desensamblado. Es posible trabajar a bajo nivel si la información de temporización del hardware real para la tarea ejecutable tiene las características deseadas. Experimentamos, probamos y evaluamos con una aplicación codificadora de H.264 que utiliza nueve cis, cubriendo la mayoría de los núcleos de cálculo intensivo. Las aplicaciones multimedia suelen estar sujetas a duras restricciones de tiempo real en el campo de la visión por ordenador. El codificador H.264 consta de un flujo de control complicado con un mayor número de decisiones y bucles anidados. Los parámetros evaluados fueron diferentes números de particiones A (300 slices en un Xilinx Virtex 7cada una), anchos de banda de reconfiguración, así como relaciones de frecuencia de cpu y frecuencia de fabric fCPU/ffabric. ffabric permanece constante a 100MHz, y seleccionamos una multiplicidad de sus valores para fCPU que se asemejan a unidades realistas. Obsérvese que, si bien prevemos que el wcet en segundos (wcetcycles/ f CPU) será menor (mejor) a mayor fCPU, los ciclos wcet aumentan (a una ffabric constante) porque las cis de hardware realizan menos cálculos en el tejido reconfigurable dentro de un ciclo de cpu.

1. INTRODUCCIÓN

La aplicación de elementos de procesamiento específicos necesita modernos sistemas embebidos optimizados. Los procesadores de conjuntos de instrucciones de aplicación específica (ᴀꜱɪᴘꜱ) son cruciales para las restricciones físicas y funcionales deseadas de un sistema embebido. Estos deben mantener una alta programabilidad y flexibilidad.

Para un dominio de aplicación concreto, la optimización del rendimiento y la potencia de los elementos de procesamiento son esenciales. Las optimizaciones deben incluir procesamiento vectorial, operaciones aritméticas complejas específicas del dominio, soporte simd, etc., proporcionando conjuntos de instrucciones ampliados al procesador.